日本国特許庁 JAPAN PATENT OFFICE

19.11.2004

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年11月10日

出 願 番 号 Application Number:

特願2003-380114

[ST. 10/C]:


[JP2003-380114]

出 願 人
Applicant(s):

独立行政法人科学技術振興機構

2005年 1月13日

特許庁長官 Commissioner, Japan Patent Office 1) [1]



特許願 【書類名】 Y2003-P218 【整理番号】 特許庁長官殿 【あて先】 G06F 17/00 【国際特許分類】 【発明者】 盛岡市盛岡駅西通り1-2-1-802 【住所又は居所】 曽我 正和 【氏名】 【発明者】 盛岡市上の橋町5-5-201 【住所又は居所】 猪股 俊光 【氏名】 【特許出願人】 503360115 【識別番号】 独立行政法人科学技術振興機構 【氏名又は名称】 【代理人】 100105371 【識別番号】 【弁理士】 加古 進 【氏名又は名称】 【手数料の表示】 【予納台帳番号】 045414 【納付金額】 21,000円 【提出物件の目録】 特許請求の範囲 1 【物件名】 明細書 1 【物件名】 【物件名】 図面 1

要約書 1

【物件名】

【書類名】特許請求の範囲

【請求項1】

鍵データを格納した不揮発性メモリで構成される鍵レジスタと、

該鍵レジスタに格納された鍵データを1ビットづつ参照するために、ビット位置を示す 鍵カウンタと、

デジタル署名に用いるダイジェスト・データを格納するダイジェスト・レジスタと、

前記鍵カウンタにより参照された1ビットの鍵データが0のときは前記ダイジェスト・ レジスタの内容を1、1のときは前記ダイジェスト・レジスタの内容をそのまま出力する ゲートとを備え、

一般命令とともに、前記鍵レジスタ、前記鍵カウンタ、及び前記ダイジェスト・レジス タを操作して前記ダイジェスト・データからデジタル署名を求めるための複数の署名専用 命令を有する

ことを特徴とするセキュア・プロセッサ。

【請求項2】

請求項1に記載のセキュア・プロセッサにおいて、

プロセッサの走行モードとして、一般モードとセキュリティ・モードを有し、

前記セキュリティ・モードを表示するセキュリティ・レジスタを備えるとともに、前記 セキュリティ・モードをセットする一般命令及びリセットする署名専用命令を有し、

前記一般命令は一般モードのときに有効となり、前記署名専用命令はセキュリティ・モ ードのときに有効となることを特徴とするセキュア・プロセッサ。

【請求項3】

請求項2に記載のセキュア・プロセッサにおいて、

前記セキュリティ・モード設定命令は、前記セキュリティ・レジスタをセットすると同 時に、前記鍵カウンタを初期設定し、

前記署名専用命令は、署名計算を鍵レジスタの1ビット分実行する命令の実行と同時に 鍵カウンタをデクリメントして、順次ビットごとの署名計算が進行し、前記鍵カウンタが 0 のときのみにセキュリティ・モードをリセットすることを特徴とするセキュア・プロセ ッサ。

【請求項4】

請求項3に記載のセキュア・プロセッサにおいて、

前記ダイジェスト・レジスタに設定されたダイジェスト・データが少なくとも「2°」 $(n=1, 2, \cdots)$ ではないことを検出する手段を備え、

前記セキュリティ設定命令は、「2°」ではないことを条件に、前記鍵カウンタを初期 設定することを特徴とするセキュア・プロセッサ。

【請求項5】

請求項3又は4に記載のセキュア・プロセッサにおいて、

セキュア・プロセッサには、主メモリに接続しており、

前記署名専用命令は、前記デジタル署名を求める演算の演算結果を、前記主メモリの特 定の領域のみに格納して、デジタル署名演算の最終結果を前の演算結果に上書きすること を特徴とするセキュア・プロセッサ。

【請求項6】

請求項1~5のいずれかに記載のセキュア・プロセッサを組み込んだICカード。

【書類名】明細書

【発明の名称】セキュア・プロセッサ

【技術分野】

[0001]

本発明は、汎用マイクロプロセッサのアーキテクチャ(論理構成)に関し、特に、デジ タル署名等のセキュリティ技術にも用いられるマイクロプロセッサのアーキテクチャに関 する。

【背景技術】

[0002]

コンピュータ誕生以来約60年の間、プロセッサの機能・性能の向上は100万倍のオ ーダーにも達する。改善の主たる担い手は素子・回路の機能・性能の改善による。その次 の副たる担い手は、アーキテクチャの改善である。そのアーキテクチャ面での改善も殆ど が性能向上に向けられてきた。最近20年間程度ではごく一部で、信頼性向上や電力低減 のためのアーキテクチャ改善もあった。しかしながら、セキュリティ改善のために行われ たアーキテクチャ改善の例はない。

ただし、セキュリティ改善の目的のために公開鍵暗号計算(例えばRSA暗号計算)専用 のプロセッサが使用されている例はある。それはIBM、富士通、松下通信、NTTデー タ等のセキュリティ専用プロセッサである。これは署名演算や暗号計算だけを引き受ける 専用の付加プロセッサである。別に汎用の主プロセッサが存在することが前提である。こ れらは、もともと専用プロセッサ全体が署名演算・暗号計算だけしか受け付けない機能限 定プロセッサであるから、鍵データを他目的に使われる危険も容易に避けられる。

なお、RSAによる暗号計算のアルゴリズムについては、例えば、非特許文献1に示し た文献を参考にされたい。

【非特許文献 1】 Cetin Kaya Koc "High-Speed RSA Implementation Vresion 2.0" R SA Data Security, Inc. 1994(ftp://ftp.rsasecurity.com/pub/pdfs/tr201.pdf)

【発明の開示】

【発明が解決しようとする課題】

[0003]

本発明の目的は、汎用機能を持ち、なおかつ、セキュリティ機能(すなわち鍵データの 安全保管とディジタル署名計算の高速化)も持つプロセッサの提供である。

【課題を解決するための手段】

[0004]

上述の目的を達成するために、本発明は、鍵データを格納した不揮発性メモリで構成さ れる鍵レジスタと、該鍵レジスタに格納された鍵データを1ビットづつ参照するために、 ビット位置を示す鍵カウンタと、デジタル署名に用いるダイジェスト・データを格納する ダイジェスト・レジスタと、前記鍵カウンタにより参照された1ビットの鍵データが0の ときは前記ダイジェスト・レジスタの内容を1、1のときは前記ダイジェスト・レジスタ の内容をそのまま出力するゲートとを備え、一般命令とともに、前記鍵レジスタ、前記鍵 カウンタ、及び前記ダイジェスト・レジスタを操作して前記ダイジェスト・データからデ ジタル署名を求めるための複数の署名専用命令を有することを特徴とするセキュア・プロ セッサである。

これにより、汎用機能を持ち、不揮発性メモリの鍵レジスタに格納した鍵データを直接 的には読めないため、セキュリティ機能も持つプロセッサを提供することができる。

このプロセッサの走行モードとして、一般モードとセキュリティ・モードを有し、前記 セキュリティ・モードを表示するセキュリティ・レジスタを備えるとともに、前記セキュ リティ・モードをセットする一般命令及びリセットする署名専用命令を有し、前記一般命 令は一般モードのときに有効となり、前記署名専用命令はセキュリティ・モードのときに 有効となるとすることもできる。

[0005]

前記セキュリティ・モード設定命令は、前記セキュリティ・レジスタをセットすると同

時に、前記鍵カウンタを初期設定し、前記署名専用命令は、署名計算を鍵レジスタの1ビット分実行する命令の実行と同時に鍵カウンタをデクリメントして、順次ビットごとの署名計算が進行し、前記鍵カウンタが0のときのみにセキュリティ・モードをリセットする構成とし、一旦、デジタル署名の演算過程に入ると、終了するまで(鍵カウンタが0となるまで)、演算過程から抜けられず、演算過程の中間結果からプログラムにより鍵データを推定することを不可能としている。

前記ダイジェスト・レジスタに設定されたダイジェスト・データが少なくとも「2ⁿ」 (n=1, 2, …) ではないことを検出する手段を備え、前記セキュリティ設定命令は、「2ⁿ」ではないことを条件に、前記鍵カウンタを初期設定して、鍵データを間接的にも読み出すことができないようにしてもよい。

セキュア・プロセッサには、主メモリに接続しており、前記署名専用命令は、前記デジタル署名を求める演算の演算結果を、前記主メモリの特定の領域のみに格納して、デジタル署名演算の最終結果を前の演算結果に上書きする構成として、中間結果を主メモリに残すことを不可能としてもよい。

上述のセキュア・プロセッサを組み込んだICカードでは、署名演算をICカード内で 実行でき、鍵データをICカード外部に取り出す必要がなく、署名演算を安全に実行する ことができる。また、鍵データをICカードからプログラムにより外部に取り出すことは 不可能である。

【発明の効果】

[0006]

本発明のセキュア・プロセッサは、汎用性とセキュリティ機能の二律背反性を新しいアーキテクチャを考案することによって解決している。

上述のセキュア・プロセッサが用いられている個人認証用のICカードの主たる機能は署名演算である。本発明のセキュア・プロセッサを用いることにより、セキュリティ機能で署名演算を行うばかりでなく、キャッシュカード機能、クレジットカード機能、改竄防止機能、通行料金支払い機能、予約チケット機能、等々の応用に対して、異なる汎用の応用プログラムをプロセッサの上で走行することにより、対応することができる。

【発明を実施するための最良の形態】

[0007]

個人認証において、セキュリティ機能を突き詰めていくと、個人鍵データを署名演算に のみ使えるようにし、他のあらゆる操作を拒否するようにすることに行き着く。これを実 現するために、本発明のセキュア・プロセッサは大きく分類して2つの構成を有している

A:個人鍵データが署名演算等において使われるときは、上位から順番に1ビットづつ参照される動作のみで、他の動作はない。このことに着目して、個人鍵を主メモリや汎用レジスタではなく、独自の不揮発性専用レジスタに格納する。そして、その専用レジスタには、全データを外部から読み取るパスはなくする。上位から順に1ビットづつ参照する演算のためのパスのみを作る。

B:セキュア・プロセッサにおいて、従来のプロセッサには存在しなかったセキュリティ・モードと称するモードを導入する。これはプログラム走行の環境を制約する条件でもある。セキュリティ・モードにおいては通常の命令語は命令として解読されない。署名演算でのみ使用される特殊な命令語のみが命令として機能する。

これらの手法によって、本発明のセキュア・プロセッサは、如何なるプログラムによっても個人鍵データを外部へ漏洩せしめることは不可能となる。

以下に、図面を用いて、上述のA, Bの両機能を備えたセキュア・プロセッサの構成例を詳しく説明する。

[0008]

<プロセッサの構成>

図1は、セキュア・プロセッサの実施形態の1例を示すブロック図である。図2は、セキュア・プロセッサ内の鍵レジスタ部分のブロック図である。図3は、実施形態のセキュ

ア・プロセッサの命令フォーマットである。図4は、セキュア・プロセッサのオペコード (OPコード:命令コード) 例である。

[0009]

<セキュア・プロセッサの内部構成>

図1に示したプロセッサ100は、署名演算のために、なるべく長い語長(64ビット)を有し、16倍長語までの計算が1個の命令できる。また、主メモリ200とのアドレ ス単位も語単位 (64ビット単位)である。主メモリの容量は、64ビット×64K語(512KB=4Mbits) である。これらについては、後で詳しく説明する。

なお、以下に説明するセキュア・プロセッサの語単位として、64ビットを用いた構成 としているが、これは、鍵データとの署名演算から、なるべく長い語長を選択したためで あり、演算速度等やハードウェア量との関係から、決定すればよい事項である。

[0010]

(セキュア・プロセッサ内部構成の説明)

図1のCPU100内には、命令レジスタ(IS:InStruction Register) 143,メ モリデータ・レジスタ (MD: Memory Data Register) 144, プログラム・カウンタ (PC: Program Counter) 145, Fーオペランド・カウンタ (FC:F-operand Counter) 146, Tーオペランド・カウンタ (TC:T-operand Counter) 147が用意されてい る。これらは、主メモリ200との間にあり、主メモリ200から、命令やデータを読み 出したり、書き込んだりするためのレジスタである。

プログラム・カウンタ(PC)145の内容により、主メモリ200から命令レジスタ (IS) 143に、図3(a)に示すフォーマット(64ビット)の命令が読み出される 。この命令により、図3 (a) のMFやMTのフィールドで指定されたアドレスモード(図3(b)参照)に従って、Fーオペランド・カウンタ146, Tーオペランド・カウン タ147にアドレス等が設定され、主メモリ200からメモリデータ・レジスタ (MD) 144にデータが読み出されたり、メモリデータ・レジスタ144 (MD) 内のデータが 主メモリ200に書き込まれたりする。

[0011]

倍長演算命令では、図3のLフィールドに指定された語長分、Fーオペランド・カウン タ146やT-オペランド・カウンタ147は、インクリメント (1づつ増加) されて、 オペランドが主メモリ200から次々に読み出されるか書き込まれることで、16倍長語 までの処理が1個の命令できる。

汎用演算器 (ALU: Arithmetic and Logic Unit) 164は、一般的な演算(加算, 減算, 論理演算等)を行う演算器であり、乗算器 (MPY: MultiPlY unit) 162は、 64ビット×64ビットの掛け算を行う演算器である。

PFレジスタ (Program Status Flag) 148は、命令の実行によりセットされる4ビ ットのフラグであり、図4-1(a),図4-2(b)に示されているオペコード表のPSWの項に示されているものがセットされる。オペコード表のPSW(Program Status W ord) のN, Z, V, Cは、それぞれ、負 (Negative), ゼロ (Zero), オーバーフロー (oVerflow), キャリ (Carry) を示している。

演算用レジスタ(R0~RF)110は、一般用の演算命令等で用いられる汎用のレジ スタである。この汎用レジスタを用いる演算命令は、図3(a)のMF又はMTに図3(b) のレジスタ直接を指定して、F又はTオペランドのフィールドにレジスタ番号を指定 する。バッファ・レジスタ(B0,B1)141,142は、演算途中の結果等を格納し ておくレジスタである。

上述の命令の動作や各レジスタの機能は、詳しくは、図3に示した命令のフォーマット と図4-1,図4-2のオペコード表 (命令コード表) 等を参照されたい。図4-1 (a) 及び図4-2 (b) はオペコード表であり、図4-2 (c) は、オペコード表のフィー ルドごとに使用されている記号の説明であり、図4-2 (d) は、オペコード表の動作の 項の表記の説明であり、図4-2 (e) は、図4-2 (c), (d)の*で示しているこ との補足説明である。

オペコード表のOP, SOP, MF, MT, L, F, T, Sの各項は、図3 (a) (b) の命令フォーマットの説明と図4-2(c)の記号の説明を参照されたい。また、ニモ ニックは、命令の略号であり、今後、各命令を参照するときは、このニモニックを使用し ている。各命令の動作は、動作の項に記載されている。属性は、命令の分類で、例えば、 SFTはシフト命令、ADDは加算命令、SUBは減算命令、BITはビット処理命令、 MOVは移動命令、JMPはジャンプ命令、LINKはサブルーティンコール命令、BR はPSWによるブランチ命令を示している。なお、SVC命令は、スーババイザ・コール 命令で、図1に示していないITフラグをセットしている。RITはスーババイザ・コー ル命令のリターン命令で、ITフラグをリセットしている。

なお、上述のオペコード表の中に、以下で説明する署名演算用の命令も含まれている。 これらの命令については、後で説明する。

[0012]

以上説明した構成は、通常の汎用マイクロ・プロセッサの構成と同様のものである。こ れらは、このセキュア・プロセッサが応用される分野に応じて、変更することができる。 例えば、64ビット/語の構成を生かすために、以下の署名演算で用意されているmod 演算に有効な命令を、暗号計算用に一般用の命令として用意してもよい。

[0013]

<署名演算に関する構成>

以下に説明する構成は、セキュア・プロセッサの署名演算に密着している構成例である

$[0\ 0\ 1\ 4\]$

(鍵データ漏洩防止)

さて、セキュリティ機能のひとつの目的は、鍵データK漏洩の防止である。図1におい て、鍵データは、不揮発性メモリ(例えばROM)で構成された鍵レジスタ(KO~KF :Key register) 130に格納されている。鍵レジスタ130には、各ユーザの例えばR SAの秘密鍵データ(1024ビット)が書き込まれている。この不揮発性メモリへの鍵 の書き込みは、例えば外部から専用のライタにより書き込むことで行っても良い。

RSA公開鍵方式でのディジタル署名演算の方式では、鍵Kの値は1ビットづつ上位ビ ットから参照して、別の乗算へ反映させる必要があり、これが唯一の使用方法である。従 って、この目的のために、図2のような、鍵レジスタ130から1ビットづつ選択して参 照する鍵参照回路を設けている。なお、これらの回路を用いたデジタル署名演算のアルゴ リズムについては、後で詳しく説明する。

[0015]

図2の鍵参照回路において、鍵ビット参照カウンタ(KC:Key-bit reference Counte r) 152は1023から0まで、順次デクリメントする。この鍵ビット参照カウンタ1 52の内容により、ビット指定ゲート154から、鍵レジスタ130に格納されているK データが順次 1 ビットづつ指定されて参照される。図 2 からも分かるように、鍵 K を格納 する鍵レジスタ130から他へデータを転送する語データ並列伝送経路を設けていない。 図1に示すように、ビット指定ゲート154からの参照出力は、ダイジェスト・レジスタ 120の出力選択ゲート156にのみ使用される。このように、図1,図2に示されてい るハードウェア構造からして、鍵データを生の形で直接外部へ出すことは不可能である。

[0016]

図1のダイジェスト・レジスタ (D0~D2: Digest register) 120は、64ビッ ト×3のレジスタであり、デジタル署名の処理のために、デジタル署名を付加するための 本文から抽出されたダイジェスト・データ(特徴データ)を格納するためのレジスタであ る。

デジタル署名の処理を行う前に、本文の3語長分のダイジェストを作成し、主メモリ2 00に格納しておく。ダイジェストは、本文のビット構成如何にかかわらず160ビット 程度まで圧縮攪拌され(たとえばハッシュ関数SHA-1によって)ランダムなビット構成と なっている。しかしながら、このダイジェスト・データを故意に2のような単純な値に設 定することもできる。すると、署名計算結果から鍵Kの値を逆算される危険が発生する。 これを防止するためにダイジェスト・レジスタの内容が「 2^n 」 $(n=1, 2, \cdots)$ のよ うな単純な値ではないことを検知する必要がある。セキュア・プロセッサでは、単純な値 ではないことを「有効パターン」と呼んで署名計算開始の条件としている。 図4-1の オペコード表で、DMVと表記されている命令により、Fフィールドで指定されている主 メモリ200のアドレスに格納されている3語長分のダイジェストをダイジェスト・レジ スタ (Dレジスタ) 120に格納する。

Dレジスタ120には、ビットパターン検知ゲート(図示せず)が付属している。ビッ トパターン検知ゲートは、Dレジスタ120の全160ビットを16ビットづつ10プロ ックに区分し、すべてのブロックが少なくとも1個の"1"を持つかを検知している。こ れにより、格納したデータが「有効パターン」であるかを検出している。

上述した鍵参照回路で読み出された1ビットの鍵データは、Dレジスタ120から読み 出したダイジェスト・データDに対して、D判定ゲート156により反映している。これ については、後述する署名演算で説明する。

[0017]

(セキュリティ・モード)

さて、上述した鍵レジスタ130や鍵参照回路のハードウェア構造からして鍵データK を生の形で外部へ出すことは不可能なことは自明である。残る問題は上記の計算の中で間 接的に使用される鍵データのビット毎の値を計測され、集められるかどうかである。観測 対象が複雑な署名処理の最終結果(全1024ビット)ならば、それはディジタル署名デ ータであるから鍵データの推測は実用上不可能であることは知られている。そこで各個別 の1ビット毎にモンゴメリー乗算結果からKの値(0または1)を推測されないようにす るための他の防護策を次に説明する。

[0018]

署名演算を他の普通の計算と区別し、署名演算の途中で使用される命令を署名以外の目 的に悪用されないように防護するために、セキュア・プロセッサでは、プログラム走行モ ードを普通モードとセキュリティ・モードとに区分している。どちらのモードで走行中か をセキュリティフラグ・レジスタ (SFレジスタ: Security Flag register) 149で示 している。

図1のSFレジスタ149にはSF3, SF2, SF1, SF0の4ビットがあるが、 当面使うのはSF0のみである。

(1) SF0=0:普通モード

応用プログラム部分、パソコン交信部分、圧縮計算(ダイジェスト・データを得る) 部分

(2) SF0=1:署名モード

署名演算実行中(後で説明する図5のフローチャート部分)

命令セットの中で、一般的命令は、セキュリティ・フラグSF0が0でないと有効に働 かない。命令セットの一部に署名演算の途中でのみ使用される命令を用意する。これらの 命令はSF0=1でないと有効に働かない。なお、SF0のマッチングがとれないときは 無動作NOP命令と同じになる。図4-1(a),図4-2(b)のオペコード表で、「 動作」の欄に [SF=1] と表示がある命令がこの命令に該当し、SIE, KCJ, AD O, SCMP, SSB, MLS, MDK, MLD, MLL, MLH, MLPの各命令であ る。なお、MLS, MDK, MLD, MLL, MLH, MLPの命令は、演算結果を格納 するための先頭アドレスを指定するSフィールドを有しており、他の命令とフォーマット が異なっている。

SF0=1を設定する命令(図4-1 (a):SIG)は、必ず同時に、KC=03F F (= 1023d), 0000~000F番地の1024ビットデータ=0000....0 001に設定する。SIG命令は、ダイジェスト・レジスタ120の内容が有効パターン でないと有効に働かない。これは、ダイジェスト・レジスタ120に"2"と設定されて 、2^mmodNから鍵Kを逆算されることを防ぐ。

[0020]

署名演算の途中で使用する計算結果の格納箇所は、以下の主メモリの上位64番地の固 定番地を使用している。

- 0000~000F 16番地(1024ビットデータ) (1)
- 0010~001F 16番地 (1024ビットデータ) (2)
- 16番地(1024ビットデータ) 0020~002F (3)
- 0030~003F 16番地(1024ビットデータ) (4)

計算結果が1024ビットの場合は(1)0000~000F番地の16番地へ格納さ れる。計算結果が2048ビットの場合は(1)(2)0000~001Fの32番地へ 格納される。計算結果を一旦退避させたいときは、(3)(4)0020~003Fへ退 避させることのみできる。なお、SF0=1が解除されてSF0=0になったあとでは、 普通のMOV命令(図4-1 (a)参照)等で上述の上位固定番地の内容を他番地へ移せ る。

[0021]

そして、署名演算が終了するまで、即ち、鍵カウンタKCがゼロとなるまで、SF0を リセットする命令(SIE)を動作させることができない(図4-1 (a)参照)。これ については後で詳しく説明する。

この結果、ビット毎の計算結果は固定の番地のみへどんどん集積し、ビットごとの途中 結果は外部へ取り出すことはできず、最後の全ビット積算結果のみ外部へ取り出せる。

[0022]

(署名演算)

RSA公開鍵システムにおけるディジタル署名は、 $D^{K} modN$ (D:ダイジェスト · データ、K:鍵、N:特定の整数)を計算することである。

D K m o d N を一個の巨大な特殊命令で扱うことは、セキュリティ上は望ましいものの 、ハードウェア資源上得策でないので、通常の命令と同程度の大きさの特殊命令を複数個 用意して実行する。すると、それらの特殊命令の使い方を変えて、鍵Kを外部へ漏洩する 悪意のプログラムを構成できる可能性も発生する。これを防護するのが上述したセキュリ ティ機能である。このセキュリティ機能を利用する、 $D^{\kappa} \mod N$ の計算をおこなう手順 を、図5のフローチャートを用いて説明する。図5のフローチャートは、バイナリ法(Bi nary Method) のアルゴリズムで処理する場合であり、詳しくは、例えば上記の非特許文 献1(2.3 The Binary Method (p.10~p.11)) を参照されたい。なお、手順中のAはメモ リ 0 0 0 0 ~ 0 0 0 F番地の内容である。

[0023]

図 5 のフローチャートにおいて、初期設定(S 3 1 2)に必要な、 $1 \rightarrow S$ F 0 $1 \rightarrow A$ 1023→KCの3つの初期動作を1個の命令(SIG命令)で行っている。そして、 署名演算のサブルーティンに入る。

ただし、SFをセットするためには、ダイジェスト・レジスタ120の内容が有効パタ ーンであることが条件となる。有効パターンとは、160ビットあるダイジェスト・レジ スタ内のデータが十分に撹拌され、圧縮されたデータであることを言う。16ビット×1 0の16ビット毎に少なくとも1個は1があることをハードウェア的に検知する。SF0 =1となったあとは ダイジェスト・レジスタ120内のデータ変更はできない。

[0024]

さて、初期化のあと、 A^2 mod Nを計算する(S314)。最初は、A=1である。 つぎに、A×<u>D</u>modNを計算する(S316)。<u>D</u>は、以下のようにKc(鍵K中の 、鍵カウンタ (KC) 152で指示された位置のビット)の値によって2通りの値をとる

【数1】

D = Dthen Kc = 1if

D = 1if Kc = 0then

 $\underline{\mathbf{D}}$ は、ダイジェスト・レジスタ \mathbf{D} $\mathbf{1}$ $\mathbf{2}$ $\mathbf{0}$ から読み出されたダイジェスト・データ \mathbf{D} \mathbf{C} 、鍵 レジスタ130から鍵カウンタ (KC) 152により読み出されたKcとから、ハードウ ェア・ゲート 1 5 6 で作られる。図 4 - 2 (b) のオペコード表では、MDK命令であり 、鍵カウンタのデクレメントと上述の<u>D</u>を得ることを同時に行う命令である。

問題の鍵 K は、直接には表面に現れないが、間接的に A×D k m o d N→AのD に影響 を与える。外部に絶対に漏洩させてはならないKが、間接的に関与する部分は $A imes \underline{D}^K$ modNの計算部分である。

[0025]

これを鍵Kの長さ分、即ち、鍵カウンタKC152が零となるまで(S318でYES)、鍵カウンタKC152をデクレメントして(S320)、2つのmod計算(S31 4. S316)を行う。鍵カウンタKC152が零となると、SF0を零にリセットして 、この署名演算のサブルーティンから抜けることができる(SIE命令)。

特定の領域に格納される計算途中の演算結果は、次々に上書きされ、署名演算が終了す ると、最終結果として署名されたデータが格納されている。

[0026]

上述のmod計算(S314. S316)の部分は、乗算命令を中心とする複数ステッ プがループする構造になっている。modNの演算は、通常ならば割り算となるが、モン ゴメリー乗算と呼ばれる計算手順を使って多数の乗算と1回の減算で実行する。モンゴメ リー乗算のアルゴリズムについては、モンゴメリー乗算については、非特許文献1 (3.8) Montgomery's Method p.46~p.47) を参照されたい。

[0027]

(モンゴメリー乗算の手順)

 $A \, \underline{D}^{\, K} \, m \, o \, d \, N$ をモンゴメリー乗算で求めると、次のような式となる(式中の減算 $\, N \,$ は引けないときはそのまま)。

【数2】

ARENYMOOR NOVER NO + PEARENTARENYMOORANIE - NO DN# modR N

上記の式に現れるR,R* ,N* は、いずれもNが与えられた最初の設定時に同時に導出 できる定数である。実用上のRSA公開鍵システムでは、公開パラメータNは1024ビ ット長に固定されているので、R, R*, N*は下記となる。

 $\cdot R = 2^{1 \ 0 \ 2 \ 4} = 1000000\cdots00$

(Rのデータビット長は1025ビットになる。)

 \cdot R * = R 2 m o d N = 2 2 0 4 8 m o d N

(modNをとるから、R* のデータビット長は1024ビット以下である。)

 \cdot N N $^*=_{\gamma}$ R - 1 を満足するように N * を計算する。 $_{\gamma}$ は任意の整数である。

(N* のデータビット長は1024かまたはそれ以下となる。)

式の形の上ではRによる除算が3箇所、modRが3箇所存在するが、Rの値が特殊な 形の21024なのでビット操作で済ませられる。

[0028]

上述の式を求めるための手順は、網掛け部分が同じであるので、以下の通りである。

(01) AR*を求める。

乗算、結果は Max.2048ビットである。

AR*N*を求めると、2048ビットでもオーバーフローするので、AR* (02)

出証特2004-3122017

modRを先に求める(下位Lビットの抽出)。上半分の1024ビットを捨てる。

- (02)×N*を求める。乗算結果は最大2048ビットである。 (0.3)
- (03) modR を求める(下位Lビットの抽出)。上半分の1024ビッ (0.4)トを捨てる。
- (04)×Nを求める。乗算結果は最大2048ビットである。 (0.5)
- (01) + (05) を求める。加算結果は最大2049ビットである。 (06)
- (06) / Rを求める(下位Lビットの0の除去)。下半分の1024ビット (07)を捨てる。
- (07) -Nを求める。これをXとする。減算は、正負判定して選択して行う (0.8)
- $(0.8) \times \underline{D}$ を求める(ここでKcが影響する)。乗算の結果は、1.0.2.4+ (0.9)160=1184ビットである。
- (0.9) N* を求めると 2.0.4.8 ビットでもオーバーフローするので、(0.9(10))modRを先に求める(下位Lビットの抽出)。下半分の1024ビットを取り出す。
 - (10) ×N* を求める。乗算結果は最大2048ビットである。 (11)
- (11) modRを求める(下位Lビットの抽出)。下半分の1024ビット (12)を取り出す。
- (12)×Nを求める。乗算結果は最大2048ビットである。 (13)
- (09) + (13) を求める。加算結果は最大2049ビットである。 (14)
- (14) / Rを求める(下位Lビットの除去)。下半分の1024ビットを捨 (15)てる。
- (15) -Nを求める。減算は、正負判定して選択する。 (16)

なお、上述の(08)および(16)「正負判定して選択する」としているのは、減算 結果が正ならばそのままの値を答えとし、減算結果が負ならば、その値を捨てて、減算す る前の値を答えとすることを意味する。

[0029]

上述の式を、図4-1(a),図4-2(b)に示したオペコード表の命令で行う場合 を、図6 (a) に示す。図6 (a) に表れた記号の意味は図6 (b) に示されている。 図6(a)で示されているように、上述の手順は、全て、図4-1および図4-2に示 されている、セキュリティ・モードであるときに動作する命令で、計算することができる

[0030]

<ICカードへの応用>

セキュア・プロセッサをICカードに応用した場合について、図7を用いて説明する。 さて、ディジタル署名は、上述したように、対象メッセージから作成したダイジェスト データに対して、個人鍵で暗号化することで生成される。図7 (a) は現在用いられてい る認証ICカード310を示している。現在用いられている認証用ICカード310は、 ICカード310に個人の鍵データが書き込まれている。メッセージ送り主は、パソコン 320に付属するカードリーダ(図示せず)へ乗せ、パソコン320の表示画面上の署名 動作を示すボタン等をクリックして起動する。すると、認証用ICカード310から個人 の鍵データが読み出され、パソコン320内でディジタル署名が生成され、メッセージ本 体とペアになってインターネット330経由で相手先へ送られる。署名演算がすむとIC カードをリーダから取り除くことで署名動作全体が終了する。

この動作において、署名演算をどこで実施するかでセキュリティレベルが違ってくる。 図7(a)に示す現在の方法では、個人鍵データがパソコンの中に移るわずかな時間の間 にも、盗聴されたりコピーされたりする危険が有りうる。


図7(b)に示すセキュア・プロセッサを組み込んだICカード315の場合は、署名 演算能力を有するので、ICカード315に対象メッセージを取り込み、ICカード31 5内で署名演算を実施する。ICカード315に取り込むデータは、ダイジェスト・デー 夕でもよい。ICカード315からパソコン320へ送られて出てくるのは、ディジタル 署名結果であり、鍵データではない。ICカード内で、署名演算を行っているために、鍵データを外部に読み出す必要はなく、上記の危険性はない。署名結果から鍵を逆算することは天文学的時間を要する。

しかも、セキュア・プロセッサ I Cカード 3 1 5 の場合は如何なるプログラム手段を講じても(ウイルス、クラッカーすべてを含め)鍵データそのものを I Cカードから外部へ取り出すこと、コピーすること、計測すること、その他観察行為すべてが難しく、不可能である。


【図面の簡単な説明】

[0031]

- 【図1】セキュア・プロセッサの構成例を示すプロック図である。
- 【図2】鍵データを読み出す部分のブロック図である。
- 【図3】セキュア・プロセッサの命令のフォーマット例を示す図である。
- 【図4-1】セキュア・プロセッサのオペコード表の一部分である。
- 【図4-2】セキュア・プロセッサのオペコード表の続きと、オペコードのフィール ド記号や動作の表記の説明の表等である。
- 【図5】署名演算を示すフローチャートである。
- 【図 6 】モントゴメリー演算をセキュア・プロセッサの命令で行う場合を示す図であ る。
- 【図7】セキュア・プロセッサをICカードに適用した構成例を説明する図である。



【図2】



【図3】

内容	시─⊏ d0	. OP 拡張コード	Fオペランドアドレスモード	Tオペランドアドレスモード	F,T,Sオペランド倍語長	Fオペランド	Tオペランド	Sink Operand (S Operand) Sオペランド(多倍長乗算命令のみ)
	Operation Code	Sub-Operation Code	Mode F Operand	Mode T Operand	Length	From Operand (F Operand)	To Operand (T Operan)	Sink Operand (S Operand)
ビシャ	7	. 4	4	4	16	16	16	16
名称	dO	SOP	MF	MT		1	L	တ

ーナーナルンとおおエートー	ソーニ素	——————————————————————————————————————
C C	0000	FまたはTオペランドの値を演算用レジスタ番号と解釈し、そのレジスタ 内容を参照する、直接レジスタ指定)
	0001	FまたはTオペランドの値を演算用レジスタ番号と解釈し、そのレジスタ内容をアドレスとして、メモリを参照する、間接レジスタ指定)
A	0010	FまたはTオペランドの値をアドレスと解釈し、そのアドレスでメモリを参照する、(直接アドレス指定)
ď	0011	間接レジスタ指定をした後、参照したレジスタ値を+1する
M	0100	指定されたレジスタ値を-1し、その値をアドレスとしてメモリを参照する
1V16	0101	Fオペランドに指定された16bit値を直接演算に使用する
1764	0110	次命令に指定された64bit値を直接演算に使用する
-	1000	間接レジスタ指定の倍長演算モード、FまたはTオペランドで指定されたレジスタ内容を倍長データの先頭アドレスとして、Lフィールドに指定された倍長のデータを演算する.
<u> </u>	1001	直接アドレス指定の倍長演算モード・FまたはTオペランドに指定されたアドレスを倍長データの先頭アドレスとして、Lフィールドに指定された倍長のデータを演算する.

(a)

(q

【図4-1】

(a)

									PSW	
OP	SOP	MF	MT	L	F	T	ニモニック	動作	NZVC)	属性
4bit)	(4bit)	(4bit)	(4bit)	(16bit)	(16bit)	(16bit)		HLT		
0000		D	D				HLT			
						Ŧ	CLR	0 → T	0100	
	0000	D	-ttt			- 	CLRS		0100	
0001	0001	_	_				CERS			
						T	ASL	$T \times 2 \rightarrow T$	**0*	
	0000	<u>D</u>	-ttt				ASR	T÷2 → T	**()*	ŀ
0010		D	-111	-		÷	LSL	T左論理シフト → T	**0*	1
	0010	<u>D</u>	tttt.	<u> </u>		÷	LSR	T右論理シフト → T	**0*	
0010	0011	<u>D</u>	tttt	<u> </u>		 '	ESK	T左論理シフト(キャリーを含む)→		SFTs
		_		١.		T	LSLC	T	**0*	31 13
0010	0100	<u> </u>	tttt	<u> </u>	\leftarrow	 	LOCO	T右論理シフト(キャリーを含む) →		
		l _		١,		Т	LSRC	T	**0*	ŀ
	0101	l P	tttt	├	/	 	RSL	丁左ローテート → T	**0*	
	0110		-ttt			 	RSR	T右ローテート→T	**0*	
0010	0111	D	-ttt				1,01,			
	10000	ccc	T 4444	TL	F	T	ADD	T+F → T	yolok-k	
	0000		tttt		┨┋ ╸	 	ADC	T + F + Cflag → T	***	ADDs
	0001		tttt		 F	 	INC	T+1→T	ycycycy.] ^555
	0010	_	tttt		1	┪╌┼╴	NEG	—Ţ+1→T	****	
0011	0011	1 D	-ttt		1		1 1424			
	10000	1 cere	1 4444		I F	T	SUB	T-F→T	***	
	0000		_		 	 ;	SBB	T - F - Cflag → T	***	SUBs
	0001			_	 	 	DEC	T-1→T	***] 3003
	0010				F	+ +	CMP	T-F→T	***	
0100	0011	ffff	tttt	<u> </u>	<u> </u>		1 Own			
1	Taba	CCC	1 1144	L	TF	T	AND	T∧F→T	**0	
	0000				F	+ +	OR	TVF→T	**0-	1
	000				F	┼ ┆	XOR	TYF - T	**0	BITs
	0010				 	++	NOT	¬T→T	**0-]
	1 001	_			╅┾	 	BIT	T∧F → T	**0~	
0101 0100 -fff -ttt F 1 BII										
1000	<u> </u>	01 656	- 1 444		T F	TT	MOV	F → T	**0-	_
	0 000	_			┪┾	SP	PUSH	F → (SP)+]
	0 000		_		SP	+ +	POP	-(SP) -→ T		SVOM
	0 001		_	_	기 발	?	IN	F → ?]
	0 001				十卡	7	OUT	? → T		
1011	0 010	<u> </u>	1-6	<u> </u>						
011	1 000	0 -f	f D		F	PC	JMP	F → PC		_
-	1 000					PC	RJP	PC+F→PC		JMPs
	1 001			_	SP		RET	-(SP) → PC		_
_	1 001	_			SP		RIT	-(SP) → PC, ITF reset		
1011	11001	1 17	• • •							
100	001000	001 - f	ff I C		TF	PC	JSR	$PC \rightarrow (SP)+, F \rightarrow PC$	1	٠
	0 000	_	_		一声	PC		$PC \rightarrow (SP)+, PC+F \rightarrow PC$	4	LINKS
	00 00				一卡	PC		PC → (SP)+, F → PC, ITF set		1
LIUI	טטןטט	יטן ד								
140	01 00	nol -	et l	<u> </u>	F	PC	BRN	[N=1] F → PC		
100	01 00				十卡	PC		[Z=1] F → PC		BRs
100	01 00	10	#+	5	/ 			[V=1] F → PC		
10	01 00	:: -	FEF	5	- 	PC				
10	01100									_
		וחח	ree		T F	PC	LOO	PC)-1→(PC) [Z≠1] F→PC	*	
1.5	10100	201 -	#	00			DMV	F(ダイジェスト) → (D0,D1,D2)		
10	10 00	ብ1ነ ድ	11 1	_	'`		XCH			
10	10 00	01 f	CEF L							
10	10 00 10 00 10 00	01 f	fff t	ttt					طوطوطوط	
10 10	10 00 10 00	10 -	fff t		F	T	MUL	F×T→RF,RE	****	
10 10	10 00	10 -	fff t		F	T	MUL			
10 10	10 00 10 00	10 -	fff t				MUL			1
10	10 00	000 -	fff t	ttt				PC → (SP)+, 固定番地→PC S set. KC初期化	iF	
10	10 00	000 -	fff t	ttt D		PC	SIG	PC → (SP)+, 固定番地→PC S set. KC初期化	iF	
10	10 00	000 -	fff t	ttt	F	PC	SIG	PC → (SP)+, 固定番地→PC S set, KC初期化	iF	
10 10 10	10 00 10 00 11 00 00 00	000 -	fff t	ttt D	S	P PC	SIG SIE	PC → (SP)+, 固定番地→PC S set, KC初期化 [SF=1,KC=0]-(SP)→PC, SF res	iF	
10 10 11 11 11	10 00 10 00 11 00 00 00 00 00	000 -	fff t	D D	S	P PC	SIG SIE	PC → (SP)+, 固定番地→PC S set, KC初期化 [SF=1,KC=0]-(SP)→PC, SF res [SF=1-KCE≠0] F → PC	iF	
10 10 11 11 11	10 00 10 00 11 00 00 00 00 00 100 0	000 -	fff t	D D LA	S	P PC	SIG SIE KC	PC → (SP)+, 固定番地→PC S set, KC初期化 [SF=1,KC=0]-(SP)→PC, SF res [SF=1+KCE≠0] F → PC SF=1] F+T+1→T	iF	LINK JMP
10 10 11 11 11 11	10 00 10 00 11 00 00 00 00 00	000 -	fff t	D D	S	P PC	SIG SIE KC. ADG	PC → (SP)+, 固定番地→PC S set, KC初期化 [SF=1,KC=0]-(SP)→PC, SF res [SF=1+KCE≠0]F → PC SF=1]F+T+1→T P [SF=1] compare N with T	iF	JMP

_		
	_	•
	C	2
_	_	,

		MULs												
	PSW		1	V	\setminus			1	\setminus					
	動作	[SE=1] E×T↓S		[SF=1] T × D" → S,KC-1 → KC	[SF=1] T×D→S	[SF=1] N' (rom)×Tの下位→S		SFEIJ N(rom) × I V/T III	[SF=1] 定数R²modN(rom)×T→S					
(a)	ニモニック	MIC	MLS	MDK	MID	MIT		MLH	MLP					
	S (194;4)	7100	^	တ	v.	V	2	S	S					
	1	73100	-	-	۲	-	-	-	L					
	F (40) 15)	LODIC	1		1	1	V							
	(0,10)	(ODIC)	L	-	J -	1	-	1	 -	į				
	OP SOP	(4bit) (4brt)	1101 0000	1101 0001	1000	2100	1101 0011	1101 0100	1101 0101	_				

動作の表記についた	意味	AND 演算	0R 涵域	xoR 演算	NOT 演算	~の値を間接参照 *4		の値を間	~を条件とする.	
画	台语	,	. <		- [12	1	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	12	•

LAモード固定、LAモードに対応する2進コードが入ります MIモード固定、MIモードに対応する2進コードが入ります

≤

MF,MT *1,*2

의 Ξ

0

フィールド

Dモード固定,Dモードに対応する2進コードが入ります アモード固定.アモードに対応する2進コードが入ります

フィールド、記号の説明

任意のビットを指定

(e)

相足 *1.FまたはTオペランドを任意に指定出来ないにもかかわらず、モード指定 がされてい場合があります。これは制御上、レジスタやアドレスの指定が無く ともその指定されたモードと同じ動作が必要であるためです。例:HLT,ASL等 *2:モード指定の説明につきましては、次シートの。モード説明。をご覧下さい、 *3:スタックボインダ(SP)はSEP-4プロック図には記されていませんが存在しています。

レジスタ番号またはアドレス,データの指定. モードによっ て意味が異なります.*2 プログラムカウンタ(PC)レジスタを指定

スタックポインタ(SP)レジスタを指定

主メモリの上位の特定アドレスを指定

未設計. 指定先を未決定

Don't care(1またはのが入ります

使用されません 固定で0 固定で1

レジスタ番号またはアドレス、データの指定。モードによっ

0011

て意味が異なります.*2

指定無し、仮に指定されても無視。 任意の倍長データの長さを指定 3倍長データ(64×3)を固定で指定

*4.間接参照はレジスタ内容をアドレスとしてメモリにアクセスし、そのアドレスに格納されている値を参照することです。

*5."SF=1"の条件が付く命令においてLフィールド,F,T,Sオペランドは署名計算で使用される特定のアドレスのみしか使用されません.

出証特2004-3122017

¥

F.

င္ပ


S

တ

0

PSW






【図6】


	FZL の "XYR-1modN"という関数に対し で、X=R ² mod N, Y=Aを入力する もな のと同義									<u>その結果 ACI3</u> AK modiv Cana. <u>Zの上位1024</u> bitをZL とする.特別, 計算の必要は無い. MLLで一度に(11)と(12)を処理する. (14)で実際に必要なのは"(04)×N"の "XYR-1modiv"という関数に対し上位で下位は無視できる. ADOで(14)と(15)の処理を一括できる.な 義せなら、ZH+AC+1"は必ずRの倍数となるからである. 比較結果は次の命令に反映される. 比較結果から、Nを引くか判断される. に較結果から、Nを引くか判断される.											
補足說明		2の上位1024bitをZH, 下位1024bitをZL	とする.特別、計算の必要は無い.	"N* × ZL"の下位1024bit → U MLLで一度に(03)と(04)を処理する.	(0e) 方面的「次画なのは"(04)×N"の	"N × U"の上位1024bit → AC L位で下位は無視できる. ADC AC L AC T を	ばなら、ZH+AC+1、は必ずRの倍数とな	るからである。	比較結果は次の前でに及びです。	比較結果から、Nを引くか判断される. その結果、ACIは"AR ¹ modN"となる.	Zの上位1024btをZH, 下位1024btをZL	とする、特別、計算の必要は無い。	と十四日十つでいた。	"N*× ZL"の下位1024bit → U MLLで一両に(11)と(12)を25年9の.	いかを開催し、必要なのは"(04)×N"の	"N×U"の上位1024bit → AC L位で下位は無視できる。	ADOで(14)と(13)の約単名 -18 c.e.シ.で #女で、ZH+AC+1。「は必ずRの倍数とな	るからである。	比較結果は次の命令に反映される.	け数は囲れて Nを引くか判断される.	よび その結果、ACは、AD mod N、となる
開作			7↑∀×*¥	"N* × ZL"の下位1024bit → U		"N × U"の上位1024bit → AC	ZH + AC + 1 → AC		AC と N を比較	[AC > N] AC - N → AC	- 1	AC × D [∞] → Z		"N* × ZL"の下位1024bit → U		"N × U"の上位1024bit → AC	A + 1 + 0 × + 1 × AC	21. 24. 117	第七分 N かいな	X12 5 11 7 0V	[AC > N] AC - N → AC
**	11.11	1	M P	MLL		MLH	OU V	}	SCMP	SSB		¥Q¥		M		MLH		ADS.	27100	OCIMIL	SSB
		AR*	AR* mod R	(02) × N*	(03) mod R	(04) × N	(01) + (05)	(06) / R		N - (10)	0 2 (00)	(NB) × D	(09) mod K	(10) × N*	(11) mod R	(12) × N	(09) + (13)	g / (au)	11 //00)		(14) – N
	手順	(01)	(05)	(03)	(04)	(90)	(90)	(07)		(80)	33,	(60)	(10)	(11)	(12)	(13)	(14)	195	(61)		(16)

-10												
記号の息体	定数:R ² mod N	定数:R	z	定数:NN* mod R = R - 1を満たず値	任意の値	ダイジェスト	一時的な変数、2048bit	2の上位1024bit	2の下位1024bit	- 時的な変数. 1024bit	- 累積される中間結果. 1024bit	
記号	*	2	Z	ž	A	٥	7	F	k		Ac	
					_	_						

(a)

【図7】







【要約】

【課題】汎用機能を持ち、なおかつ、セキュリティ機能(すなわち鍵データの安全保管と ディジタル署名計算の高速化)も持つプロセッサの提供。

【解決手段】一般用と署名演算用の命令を有するセキュア・プロセッサ100内に、不揮 発性の鍵レジスタ130に、鍵データが格納されている。鍵ビット参照カウンタ152は 1023から0まで、順次デクリメントする。この鍵ビット参照カウンタ152の内容に より、ビット指定ゲート154から、鍵レジスタ130に格納されているKデータが順次 1ビットづつ指定され、逐次署名演算に使用される。鍵 K を格納する鍵レジスタ130か ら他へデータを転送する語データ並列伝送経路を設けていない。

このようなハードウェア構造からして、鍵データを生の形で直接外部へ出すことは不可 能である。

【選択図】図1

認定・付加情報

特許出願の番号 特願2003-380114

受付番号 50301856428

書類名 特許願

担当官 末武 実 1912

作成日 平成15年11月13日

<認定情報・付加情報>

【提出日】 平成15年11月10日

特願2003-380114

出願人履歴情報

識別番号

[503360115]

1. 変更年月日 [変更理由] 住 所 氏 名 2003年10月 1日 新規登録 埼玉県川口市本町4丁目1番8号 独立行政法人 科学技術振興機構

2. 変更年月日 [変更理由] 住 所 氏 名

2004年 4月 1日 名称変更 埼玉県川口市本町4丁目1番8号 独立行政法人科学技術振興機構

Document made available under the **Patent Cooperation Treaty (PCT)**

International application number: PCT/JP04/016589

International filing date:

09 November 2004 (09.11.2004)

Document type:

Certified copy of priority document

Document details:

Country/Office: JP

Number:

2003-380114

Filing date: 10 November 2003 (10.11.2003)

Date of receipt at the International Bureau: 27 January 2005 (27.01.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)

